A3P250-FG256 προγραμματίσημη σειρά πυλών τομέων τσιπ SMD SM TFPGA ολοκληρωμένων κυκλωμάτων

Περιγραφή προϊόντων

A3P250-FG256 SMD/SM TFPGA - προγραμματίσημη σειρά πυλών τομέων

Χαρακτηριστικό γνώρισμα

• 15 Κ σε 1 σύστημα Γκέιτς Μ

• Μέχρι 144 Kbits του αληθινού διπλός-λιμένα SRAM

• Μέχρι 300 χρήστης I/Os

• 130 NM, μέταλλο 7-στρώματος (χαλκός 6), στιγμιαίος-βασισμένη διαδικασία CMOS

• Στιγμή στο επίπεδο 0 υποστήριξη

• Single-Chip λύση

• Διατηρεί το προγραμματισμένο σχέδιο όταν τροφοδοτείται μακριά

• Απόδοση συστημάτων 350 MHZ

• 3.3 Β, 66 MHZ εξηντατετράμπιτο PCI †

• ISP που χρησιμοποιεί τυποποιημένη (AES) αποκρυπτογράφηση κρυπτογράφησης -τσιπ την εκατονεικοσαοκτάμπιτη προηγμένη (εκτός από τις ARM®-συσκευές ProASIC®3) μέσω JTAG (IEEE 1532 υποχωρητικό) †

• FlashLock® για να εξασφαλίσει το περιεχόμενο FPGA

• Τάση πυρήνων για τη μικρή δύναμη

• Υποστήριξη για 1,5 β-μόνο συστήματα • Low-Impedance διακόπτες λάμψης• Τετμημένη, ιεραρχική δρομολόγηση και δομή ρολογιών• 700 Mbps ΟΔΓ, LVDS-ικανό I/Os (A3P250 και ανωτέρω)

• 1.5 λειτουργία Β, αναμιγνύω-τάσης 1,8 Β, 2,5 Β, και 3,3 Β

• Υποστήριξη τάσης παροχής ηλεκτρικού ρεύματος ευρέος φάσματος ανά jesd8-β, που επιτρέπει σε I/Os για να λειτουργήσει από 2,7 Β σε 3,6 Β • Τράπεζα-επιλέξιμος I/O τάση-επάνω σε 4 τράπεζες ανά τσιπ

• Single-Ended I/O πρότυπα: LVTTL, LVCMOS 3,3 Β/2,5 Β/1,8 Β/1,5 Β, 3,3 Β ΕΙΣΑΓΩΓΉ Β PCI/3,3 PCI-Χ † ΚΑΙ LVCMOS 2,5 Β/5,0 Β

• Διαφορικά I/O πρότυπα: LVPECL, LVDS, β-LVDS, και μ-LVDS (A3P250 και ανωτέρω) • Οι I/O κατάλογοι στην εισαγωγή, παραγωγή, και επιτρέπουν τις πορείες

• Καυτός-Swappable και κρύα οικονομία I/Os ‡

• Η προγραμματίσημη παραγωγή γυρίζει το ποσοστό † και τη δύναμη Drive • Αδύνατος σηκώστε /- κάτω

• IEEE 1149,1 (JTAG) δοκιμή ανίχνευσης ορίου

• Καρφίτσα-συμβατές συσκευασίες σε ολόκληρη την οικογένεια ProASIC3