A3P250-PQG208I προγραμματίσημη λογικής ολοκληρωμένων κυκλωμάτων FPGA σειρά πυλών τομέων προγραμματίσημη αμόλυβδη

Περιγραφή προϊόντων

A3P250-PQG208I προγραμματίσημη λογικής ολοκληρωμένων κυκλωμάτων FPGA σειρά πυλών τομέων προγραμματίσημη A3P250-PQG208I ΑΜΌΛΥΒΔΗ

Χαρακτηριστικά γνωρίσματα και οφέλη

Υψηλή ικανότητα

• 15 Κ σε 1 σύστημα Γκέιτς Μ

• Μέχρι 144 Kbits του αληθινού διπλός-λιμένα SRAM

• Μέχρι 300 Reprogrammable τεχνολογία λάμψης χρηστών I/Os

• 130 NM, μέταλλο 7-στρώματος (χαλκός 6), στιγμιαίος-βασισμένη διαδικασία CMOS

• Στιγμή στο επίπεδο 0 υποστήριξη

• Single-Chip λύση

• Διατηρεί το προγραμματισμένο σχέδιο όταν τροφοδοτείται από τη υψηλή επίδοση

• Απόδοση συστημάτων 350 MHZ

• 3.3 Β, εξηντατετράμπιτο PCI -σύστημα † 66 MHZ που προγραμματίζουν (ISP) και ασφάλεια

• ISP που χρησιμοποιεί τυποποιημένη (AES) αποκρυπτογράφηση κρυπτογράφησης -τσιπ την εκατονεικοσαοκτάμπιτη προηγμένη (εκτός από τις ARM®-συσκευές ProASIC®3) μέσω JTAG (IEEE 1532 υποχωρητικό) † • FlashLock® για να εξασφαλίσει τη μικρή δύναμη περιεχομένου FPGA

• Τάση πυρήνων για τη μικρή δύναμη

• Υποστήριξη για 1,5 β-μόνο συστήματα

• Η Low-Impedance λάμψη μεταστρέφει την υψηλής απόδοσης ιεραρχία δρομολόγησης

• Τετμημένη, ιεραρχική δρομολόγηση και δομή ρολογιών

Προηγμένο I/O

• 700 Mbps ΟΔΓ, LVDS-ικανό I/Os (A3P250 και ανωτέρω)

• 1.5 λειτουργία Β, αναμιγνύω-τάσης 1,8 Β, 2,5 Β, και 3,3 Β

• Υποστήριξη τάσης παροχής ηλεκτρικού ρεύματος ευρέος φάσματος ανά jesd8-β, που επιτρέπει σε I/Os για να λειτουργήσει από 2,7 Β σε 3,6 Β

• Τράπεζα-επιλέξιμος I/O τάση-επάνω σε 4 τράπεζες ανά τσιπ

• Single-Ended I/O πρότυπα: LVTTL, LVCMOS 3,3 Β/2,5 Β/1,8 Β/1,5 Β, 3,3 Β ΕΙΣΑΓΩΓΉ Β PCI/3,3 PCI-Χ † ΚΑΙ LVCMOS 2,5 Β/5,0 Β

• Διαφορικά I/O πρότυπα: LVPECL, LVDS, β-LVDS, και μ-LVDS (A3P250 και ανωτέρω) • Οι I/O κατάλογοι στην εισαγωγή, παραγωγή, και επιτρέπουν τις πορείες • Καυτός-Swappable και κρύα οικονομία I/Os ‡

• Η προγραμματίσημη παραγωγή γυρίζει το ποσοστό † και τη δύναμη Drive

• Αδύνατος σηκώστε /- κάτω

• IEEE 1149,1 (JTAG) δοκιμή ανίχνευσης ορίου

• Καρφίτσα-συμβατές συσκευασίες πέρα από το ρυθμίζοντας κύκλωμα οικογενειακών ρολογιών ProASIC3 (Συμβούλιο Πολιτιστικής Συνεργασίας) και PLL †

• Έξι φραγμοί Συμβούλιο Πολιτιστικής Συνεργασίας, ένας με ένα ενσωματωμένο PLL

• Η διαμορφώσιμη μετατόπιση φάσης, πολλαπλασιάζει/διαιρεί, καθυστερεί τις ικανότητες και την εξωτερική ανατροφοδότηση

• Ευρεία μνήμη † φάσματος συχνότητας εισαγωγής ενσωματωμένη (1,5 MHZ σε 350 MHZ)

• 1 Kbit της αμετάβλητης μνήμης χρηστών FlashROM

• SRAMs και FIFOs με την μεταβλητός-πτυχή-αναλογία φραγμοί RAM 4.608-κομματιών (οργανώσεις ×1, ×2, ×4, ×9, και ×18) †

• Αληθινή υποστήριξη επεξεργαστών ΒΡΑΧΙΌΝΩΝ διπλός-λιμένων SRAM (εκτός από ×18) σε ProASIC3 FPGAs

• Μαλακός επεξεργαστής συσκευή-ARM®Cortex®-M1 M1 ProASIC3 διαθέσιμος με ή χωρίς Debug