Λεπτομέρειες:
|
|
Τόπος καταγωγής: | Αρχικός |
---|---|
Μάρκα: | original |
Πιστοποίηση: | ISO9001:2015standard |
Αριθμό μοντέλου: | Edw4032babg-70-φ-ρ |
Πληρωμής & Αποστολής Όροι:
|
|
Ποσότητα παραγγελίας min: | 10pcs |
Τιμή: | 5.18-6.41 USD/PCS |
Συσκευασία λεπτομέρειες: | Πρότυπα |
Χρόνος παράδοσης: | 1-3 εργάσιμες ημέρες |
Όροι πληρωμής: | T/T, Western Union, PayPal |
Δυνατότητα προσφοράς: | 10000pcs/months |
Λεπτομερής ενημέρωση |
|||
Συσκευασία: | Εξέλικτρο | Τοποθετώντας ύφος: | SMD/SMT |
---|---|---|---|
Συσκευασία/περίπτωση: | Fbga-170 | Τάση ανεφοδιασμού: | 1.3095 Β-1,648 Β |
Μέγεθος μνήμης: | 4 Gbit | FPQ: | 2000 |
Υψηλό φως: | Τσιπ μνήμης sgram-GDDR5 EMMC,Sgram-GDDR5 4G 128MX32,Τσιπ μνήμης EMMC τριανταδυάμπιτα |
Περιγραφή προϊόντων
Edw4032babg-70-φ-ρ αρχική μνήμη DRAM GDDR5 4G 128MX32 FBGA
Χαρακτηριστικά γνωρίσματα
• VDD = VDDQ = 1.6V/1.55V/1.5V ±3% και 1.35V ±3%
• Ποσοστό στοιχείων: 6.0 Gb/s, 7,0 Gb/s, 8,0 Gb/s
• 16 εσωτερικές τράπεζες • Τέσσερις ομάδες τραπεζών για το tCCDL = tCK 3
• αρχιτεκτονική 8n-κομματιών prefetch: διακοσοπενηνταεξάμπιτος ανά σειρά διαβάστε ή γράψτε την πρόσβαση για x32 εκατονεικοσαοκτάμπιτος για x16 • Μήκος έκρηξης (BL): 8 μόνο
• Προγραμματίσημη λανθάνουσα κατάσταση CAS: 7-25
• Προγραμματίσημος ΓΡΑΨΤΕ τη λανθάνουσα κατάσταση: 4-7
• Προγραμματίσημη ΔΙΑΒΑΣΜΈΝΗ κέντρο ανίχνευσης και ελέγχου λανθάνουσα κατάσταση: 2-3
• Το προγραμματίσημο κέντρο ανίχνευσης και ελέγχου ΓΡΆΦΕΙ τη λανθάνουσα κατάσταση: 8-14
• Προγραμματίσημο σχέδιο λαβής EDC για CDR
• Precharge: Αυτόματη επιλογή για κάθε πρόσβαση
• Το αυτοκίνητο αναζωογονεί και μόνος αναζωογονήστε τους τρόπους
• Κύκλοι ανανέωσης: 16.384 cycles/32ms
• Διεπαφή: Ψευδο ανοικτά λοβός-15) συμβατά αποτελέσματα αγωγών (: 40Ω pull-down, 60Ω σηκώνει
• Λήξη -κύβων (ODT): 60Ω ή 120Ω (NOM)
• Αυτόματη βαθμολόγηση δύναμης οδηγών ODT και παραγωγής με την εξωτερική καρφίτσα αντιστατών ZQ: 120Ω
• Προγραμματίσημα όφσετ δύναμης λήξης και οδηγών
• Επιλέξιμο εξωτερικό ή εσωτερικό VREF για τις εισαγωγές στοιχείων προγραμματίσημα όφσετ για εσωτερικό VREF
• Χωριστό εξωτερικό VREF για τις εισαγωγές διευθύνσεων/εντολής
• TC = 0°C σε +95°C
• x32/x16 διαμόρφωση τρόπου που τίθεται δύναμη-επάνω με την καρφίτσα EDC
• Single-ended διεπαφή για τα στοιχεία, τη διεύθυνση, και την εντολή
• Διαφορικές εισαγωγές CK_t, CK_c ρολογιών ποσοστού στοιχείων τετάρτων για τη διεύθυνση και τις εντολές
• Δύο μισά εισαγωγές ρολογιών ποσοστού στοιχείων διαφορικά, WCK_t και WCK_c, κάθε ένα που συνδέεται με δύο ψηφιολέξεις στοιχείων (DQ, DBI_n, EDC)
• Στοιχεία της ΟΔΓ (WCK) και εξέταση (CK)
• Εντολή SDR (CK)
• Γράψτε τη λειτουργία μασκών στοιχείων μέσω του λεωφορείου διευθύνσεων (ενιαία διπλή μάσκα ψηφιολέξεων)
• Αντιστροφή λεωφορείων στοιχείων (DBI) και αντιστροφή λεωφορείων διευθύνσεων (ABI)
• Εισόδου-εξόδου on/off τρόπος PLL
• Διορθωτής κύκλων καθήκοντος (DCC) για το ρολόι στοιχείων (WCK)
• Ψηφιακή ανταπεργία RAS
DRAM | |
SGRAM - GDDR5 | |
SMD/SMT | |
Fbga-170 | |
τριανταδυάμπιτος | |
128 Μ Χ 32 | |
4 Gbit | |
1,75 Ghz | |
1.648 Β | |
1.3095 Β | |
0 Γ | |
+ 95 Γ | |
EDW | |
Εξέλικτρο | |
Ταινία περικοπών | |
MouseReel | |
Εμπορικό σήμα: | Αρχικός στο απόθεμα |
Τύπος προϊόντων: | DRAM |
Ποσότητα πακέτων εργοστασίων: | 2000 |
Υποκατηγορία: | Αποθήκευση μνήμης & στοιχείων |
Εισάγετε το μήνυμά σας